









PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-176620

(43)Date of publication of

14,07,1995

application:

(51)Int.Cl.

HO1L 21/8228 H01L 27/082 H01L 27/12 H01L 21/331

H01L 29/73

(21)Application number:

05-291558 28.10.1993 (71)

NEC CORP

(22)Date of filing:

Applicant:


(72)Inventor: MORIKAWA TAKENORI

(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To realize high speed operation of circuit by patterning the elements finely while decreasing the collector resistance thereby decreasing the stray capacity.

CONSTITUTION: Two insular regions buried in an insulating tilan comprising a silicon nitride film 9 and a BPSG film 10 are provided on silicon oxide 3 deposited on a silicon substrate 1. A transistor comprising a P+ type collector region 4, an epitaxial region 6, an n+ base region 11, and a p+ emitter region 14, and a transistor comprising an n+ collector region 5, an epitaxial region 6, a P+ base region 12, and an n+ emitter region 15 are formed in each insular region. A collector connection electrode, i.e., a tungsten film 8, is then formed between both transistors and connected with a collector electrode 21 through a tungsten plug 16.



(12) 公開特許公報(A)

(II)持許出辦公所書号 特開平7-176620

(43)公開日 平成7年(1995)7月14日

(51) Int.CL ^c	museum against	識別紀号	疗内能理器号	FI	技術表示物所
HOIL	21/8228				
	27/12	Z			
			7514-4M	HO1L 27/88	101 C

29/72 審定請求 有 - 請求項の数 6 FD (全 5 頁) 過終頁に続く


(21) 拍腦時份 特額平5 - 291558 (71) 出版人 699004237 日本電気株式会社 日本電気株式会社 東京都部区芝五丁目 7 番 1 号 東京都部区芝五丁目 7 番 1 号 日本電気株式会社 実計 東京常郷区芝五丁目 7 番 1 号 日本電気株式会社内 (74) 代明人 升速上 尾身 折助

(54) [発明の名称] 半項体体管

(57) [3549]

【目的】 素子の微様化。コレクタ抵抗を低減化し、浮 維容量を削減して同路動作の高速化を図る。

[場成] シリコン基数1上のシリコへ燃化限3上に、シリコン室化限3上はで3日 F S G 版 1 0 からなる発酵館中に確定された2つの急値数を設け、未発酵験内に、それぞれ。 "型ペース級城11、p" 型エンタ領域4、エピタキシットが報を、、デランジスタ Q 1 1 に、 2 電エミッタ領域 1 2 のたるトランジスタ Q 1 2 形成する。 ボーランジスク 間にコレクタ総域1 3 からなる トランジスク Q 2 を形成する。 カージンタ 2 2 を形成し、タンジステンプラグ1 6 を介してコレクタ 総後 2 1 に接続し、タングステンプラグ1 6 を介してコレクタ 総後 2 に接続し、タングステンプラグ1 6 を介してコレクタ 総後 2 に接続し、タングステンプラグ1 6 を介してコレクタ 総後 2 に接続する。



17、19ーベース発音

18、20~15ッタ報報

21-36-09 88

8ータングステン機

19~5P59展 日-10*和代-12機能

ターシリンン総合機

【物計論水の範囲】

【請求項 1】 総接性基板上または平等体基据の表面に 設けられた第1の絶縁酸止に、複数の、下層に高不純物 處皮主解体を有する手解を診験が第2の始縁酸に建 設して設けられ、各半等体無機をはこれでれ前窓高不 結構機能を表したのでは、 シンスクが接受されている半等体整膜におい、 新型機能はまたは輸出第1の総線機上には、複数の前配 高不純物濃度半等体器をおほとに接続する線型水が形成さ れていることを特徴とする場合が必能

[趙東項2] 総経性議長・主先は平断体系長の東部に 返けられた第1の総線級上に、下端にp 生平等体解を 会する中等体機と地と下源にn 型半導体線を持ちを事 線体無線域とか密この総線域に規模して設けられ。各半 等体路線域には前急p 型半導体解と n 型半導体構 をそれぞれコレクダ間域とするp n p イイボートラン ジスタと n p n / イ ポーカトランジスタとが形成されて いる半等体験は上には、前出p 20半高体域と由または前記 第1の総線板上には、前出p 20半高体域と由または が単体体とを機体する物態はか形成されていることを特 像セナギー地域を解析

【請求項3】 前総将軍体が高級点金属または高級点金 属化合物により形成されていることを特徴とする請求項 1または2記載の半機体誘拐。

【請求項4】 創記審総体が縮肥二つの平線体高額核に 検出れた領域に形成されていることを特徴とする請求項 1または3記載の平線体装置。

【請求項5】 前記海電体が納記率導体島強緩のいずれ カー方または双方の周囲を明んでいることを特徴とする 請求項1年たは2記載の半導体装置。

【請求項目】 納記等築体が高機点金属プラグにより前 記第2の絶縁機の表面に引き出されていることを特徴と する額求項1または2記線の半導体装置。

[発明の経線な影響]

[0001]

【産業上の利用分野】本発明は、半導体装置に関し、物に、絶縁蒸板上または絶縁並に何えば相離型パイポーラトランジスタ (C…B「pTr) 等の形で複数のバイポーラトランジスタが形成されている半導体装置に膨するものである。

[0002]

[0003] そして、高速動作が要求される相縁駆バイ

ボーラトランジスタ回路にあっては、浮遊客盆の少ない SOI (Silicon on Insulator) 縁成の半導体装置が出いられる。図6 (a) は、図2の点縁枠内の部分の延来の予導体装置内であり、図6

(b) おそのじーで「郷の附照図である。」後のに示すように、トランジスタQI、Q2は、シリーン※据:「東 形成されたシリコン線化膜のひ上に設けられた半層体急 等減的に形成されている。これら半導体急継域はシリコ ン変化類りおよび3 PSG (Boro-Phospho-Stiteste Gi sass) 第4 のからなる絵像鏡がに聴きされている。

【0004】トランジスタQ1は、p* 独コレクタ保城 4、エピタキシャル部域も、n * 型ペース密域11 n 「型エミッタ領域14を有しており、6*型ペース領域 11とり"型エミッタ節城14は、マスク齢化粧13に 捌孔されたコンタクトホールを介してベース電優17, エミック電板18により引き出されている。関係に、ト ランジスタQ 2は、n*型コレクタ領域も、エピタキシ ヤル鎖絨6、p* 型ペース鎖絨12、n* 型エミッタ鎖 域15を有しており、p* 巻ベース能線12とp * 根エ ミッタ領域15は、マスタ酸化膜13に開孔されたコン タクトホールを介してペース就操19. エミッタ散揮2 0により引き出されている。そして、何トランジスタの p"型コレクタ領線4とn"型コレクタ領域4とはコレ クタ引き上げ微絨4 a , 5 a によって遊板表面に引き上 げられた後、コレクタ縦縮20により引き出されてい Š.,

[6006]

【発明が解決しようとする課題】上述した従来の半導体 装織の構造では、p * 擦コレクタ領域4だよびn * ポコ レクタ領域5を基板表面まで引き上げる必要があり、6 らに基板要面においてそれぞれのコレクタ領域とのコン タクトをとる必要があるため、終予征程の縮小には制限 があり、半導体集権回路の高密度化が困難な構成となっ ていた。また、従来例では、コンタクト価権を縮小した 場合、コレクタ抵抗が崩大し、出力のレベル液熱が大き くなって回路動作に支撑が生じやすくなるため、信頼性 の低下を描くことになる。よって、この発明の目的とす るところは、コレクタ領域を高板表面にまで引き上げる 必要がなく、したがって基板設定においてコレクタ像域 にコンタクトホールを開孔する必要のない素子構造を描 楽し、もって高速動作が可能でかつ高程度化が可能なバ イポーラ選半導体集獲用路装置を提供しらるようにした うとするものである。

[0006]

【課題を解決するための手段】上記目的を確成するため、本発明によれば、終線性基板上生たは半線体基板

(1) の饗福に載けられた第1の絶縁減(3) 上に、複数の、下層に高不動物機度平均体層(4;5)を有する 事事体動領域が第2の総縁版(9,10)に照波して 設けられ、各半等体局無域にはそれぞれ頭を高不動物機 弦×鳴棒線をコレクタ節域とするパイボーラトランジス (Q1、Q21) が形成されている半導体装置におい て、前記地路性系統上または神道場1の能線費 (3)上 には、複製の前点点不特物機度性導体器 (4:5)を用 元に物域する機像化 (8:5) が 形成されていること を初載とする半導体装置が提供される。そして、好まし くは、前記線電除行高機点金属または消機及金属化合物 により形成されるものである。

100071

「実施明」次に、本第明の実施例について図面を参照して説明する。関1(4)は、関2の点海の部分について かた期的の510実施別を水子平面関であり、関1 (b) はそのA-A' 線での所面圏である。図1に示す ように、トランジスタQ1、Q2は、シリコン高低1上 に設けられたションの絵化像のたに形成されて乗り そしてこれらのトランジスタの形成された平等体急側域 はシラコン家化版のおよびDPSQ製11からなる能線 駅内に実施されている。

【0008】トランジスタQ1のp*型コレクク領域4 とトランジスタの2の6°粉コレクタ節域もとは、シリ コン酸化機3上に形成されたタングステン数8によって 接続されており、タングステン膜 8 は、シリコン豪化膜 9、BPSG隣10に形成されたコンタクトホールを埋 め込んだタングステンプラグ18によって基板表面に引 き出されている。 森板変面はマスク酸化酸13によって 覆われ、終マスク酸化膜上にはこの酸化膜に形成された コンタクトホールを介して各郷域に接続された器様が形 成されている。すなわら、ベース関係17はヵ*型ベー ス雑城11に、エミッタ報様18は10 類エミッタ機械 14に、ペース電機19はp* 盤ペース領域12に、エ ミック散揮20はお*型エミッタ解繍15に、コレクタ 微磁21はダングステンプラグ16に接続されている。 【0009】このように構成された相縁版パイポーラト ランジスを開路では、p * 集コレクタ領域4およびn ** 型コレタタ循域らにコレクタ引き上げ循域を設ける必要 がなくなるため、その分半導体装置の鐵線化が可能にな り、素子面積を提架例の70%とすることができた。ま た、0 * 種コレクタ領域とn * 提コレクタ領域とは弱子 の金菱に渡ってタングステン線と接触しており、かつタ ングフランプラグを介して取り出されているため、コレ クク機抗を延減化することができる。そして、選子面積 が縮小化されたことにより寄生容量を30%削減でき、 動作高速化に費することができる。

 時間加熱して何葉板を乗り合むせる。様いて、n 一 型ション基板とする。弦に、p 型不純物は N n 型不修物は N n 型不修物を発売する。弦に、p 型不修物は N n 型不修物を発売的にイオンセスし高越で押し込んでp * 型コレクタ織験をおよび n ・ 型コレクタ織験を形成し、その上に n ・ 型 のエピタキシレル 伸続する を形成し、ランスを検験してマス変化像 ア を形成し、フェトリングラフィ浩和 よびト・ライエッチング社により、コレクタ微笑は、5 同の 1 に の 1 に の 1 に の 2 に の

(b)] .

【0012】マスク電化線7を除去した後、フォトリッグラフルがあまびプラスマニッチング記によりョロリトンジスクを脱って関係的は、アカーリーンジスクを脱った運搬所以外のエピタキャール解放自由よび1の「型シリコン解放2をエッテング除去してシリコンの高機液を形成する [図 3 (c)]。続いて、CVD法によりシリコン催化膜分を30日入の機関に埋結し、らちに半角体高端線間の30を埋めるようにBPSG壁10を成長させる。所満により当日下る低機の表面を除在上でシリコン常化膜9をエッチング除ます。「第3 (a) [3 (a) [4] (3 (a) [4] (3 (a) [4] (3 (a) [4] (4 (a) [4

[0013] 次に、p* 煙コレクタ領域4上のエピタキ シャル解城6にリンをイオン注入してn*物ベース解滅 1.1 を形成し、n+型コレクタ領域を上のエピタキシャ ル領域もにポロンをイオン注入して p * 型パース領域 1 2を形成する。その後、CVD法により、全面にマスク 酸化酸13を成長させ、n+ 整ベース領域11およびロ 「型ベース銀銭12上にエミッタ開口を行い、ボロンお よびリンのイオン注入により p* 根エミッタ領域14お よびn ^{*} 整エミッタ鍛織15を形成する。続いて、フォ トリソグラフィ法およびドライエッチング法によりタン グステン務8上にコンタクトホールを開孔し、このコン タクトホール内に選択的にタングステンを成長させてタ ングステンプラグ16を形成する。最後に、ベース領域 11、12上にもコンタクトホールを開発し、スパッタ 法によりアルミニウム談を被着し、これをパターニング してpnpトランジスタQ1のペース電磁17、エミッ タ業極18、npnトランジスタQ3のペース電極1 9、エミッタ電機20および所トランジスクに共通のコ レクタ戦極21を形成して、翌1に示す本実庭所の平等 体装置を得る。

【6014】図4 (a) は、図2の点線の部分についての本格物の第2の実施術を形す学売園であり、 数2 (b) はそのB-B* 終すの前面関である。第4に示すように、トラングスタQ1、Q2は、シリコン等板1上に対けられたシリコン部が25またにあり、

そしてこれらのトランジスタの形成された半導体高領域 はシリコン家化額9およびEPSG勝10からなる締練 簇内に模数されている。

【0015】本実施例の図1に示す第1の実施例と根準 する点は、ロレクケ接続電極としてのタングステン機名 aが、papトランジスタQiのp"型コレクタ領域を およびnpnトランジスタQ2のn*型コレクク領域の 潤期を取り囲んでいる点である。 関4 に示した例では、 コレクタの引き出しをもりゅトランジスクQ2の右側に おいて行っているが、この点に限らずタングステン膜8 a 上であれば任意の点にタングステンプラグ16をたて ることができる。本実旅例では、トランジスタQ1、Q 2の適阻にコレクタ接続電極を配置したことにより、先 の実施例の場合よりも素子協精が若干増加するが、コレ クタ接続電振とコレクタとの接触距離が増加するため、 先の実施側の場合よりもコレクタ抵抗を低減化すること がでまる.

【6016】次に、図5(a)~図5(d)を参照して 本実験例の半導体装器の製造方法について説明する。先 の実施例の総合と同様に、シリコン基権1にシリコン酸 化膜3を有するn"型シリコン基板2を振り合わせ、研 磨、イオン往入、エピタキシャル放長を行って、網B (a) に挙す基級を作弊する。次に、図音(b)に示す ように、ロロロトランジスクQ1およびロロロトランジ スタQ2の形成予定領域以外のシリコンをエッチング除 虫してシリコンの糸領域を形成する。

【0017】次に、ネガタイプのフォトレジスト22を 能付し、コレクタ協銃電極形成器所のレジスト22を除 表し、続いて、スパッタ後によりタングステン戦8a。 8 bを形成する [限5 (c)]。 次に、フォトレジスト 22をその上のタングステン酸85とともに除去する。 後されたタングステン練8aがコレクタ接続電機とな る、このリフトオフ法によるタングステン線8 a の形成 工程において、フォトレジストに代え、ポリイミド等の 耐熱性樹脂をマスク材料として用いることができる。そ の後、佐の家庭側の場合と開機に、CVD法によりシリ コン豪化際9を地積し、さらに半導体島領域期の空間を **捌めるようにBPSG購10を成長させる。研解により** BPSG鰤の液面を除去してシリコン窒化際9の液面を 部出させ、報出した端子表面のシリコン強化膜9をエッ デング除生する (別5 (a) 1.

【0018】その後、先の実施側の場合と即様にして、 n* 您ペース整域11、p* 煙ペース額域12、マスク 輸化機13、p* 燃エミッタ領域14、n* 煙エミッタ 領域18、タングステンプラグ18、ペース電極17、 19、エミック電腦18、20、コレタク電極21を形 成すれば、捌4に示す本実施鋼の半導体装置を得ること ができる。

【0019】以上好ましい実施例について説明したが、 本発明はこれら実施例に限定されるものではなく、特許 請求の範囲に記載された本編を明の要習内において各種 の変更が可能である。例えば、実施例では、コレケラ接 綾衛極の材料としてタングステンを用いていたが、これ に代え他の高級点金銭を使用することができ、また。丁 INのような高継点金線化合物を集いることもできる。 また、SOI茶板に対して採かりでなく、本発明は絶縁 性基板を用いた生薬体整置にも網様に適用しうるもので AA.

[0020]


【発明の効果】以上説明したように、本新的の早継体装 復は、純緑猴上に他の絶縁線内に埋殺された姿数の半導 体島領域を設け、各島領域に最下限を高不純物器度コレ クタ領域とするトランジスタを形成し、複数の高不純物 適度コレクタ衝域間を絶縁率上に形成されたコレクタ帯 総策権によって接続したものであるので、本発期によれ ば、各半導体基個域にコレクタ引き上げ領域を設ける必 夢がなくなり、姿字の微鏡をが実際できる。また、コシ クタ領域間に素子後全体に進るコレクタ接続電極が形成 されるので、コレクタ抵抗を拡減化することができる。 そして、裏子の小型化により得遊響量が削減されれるた め、上記コレクタ抵抗低減化効果とあいまって半線体装 選の総作高速化を実現することができる。

【短端の衝墜な総明】


- 【図1】 本務則の第1の実施例の平面関と原面図。
- 【図2】 本発明の実施例により形成しようとする別路 の囲客器。
- 【精3】 本発明の第1の実施側の製造方法を説明する ための工程新期限、
- 【図4】 本発明の第2の実施例の平面図と断面図。 「概S! 本発用の第2の容解側の製造方法を説明する ための工程網面際。
- 【図6】 従来側の平側図と断面図。
- 【符号の説明】
- 1 シリコン装板
- 2 n 型シリコン基板
- 3 シリコン酸化郷 4 p 型コレクタ領域
- 4 a、5 a コレクタ引き上げ継収
- 5 n* 型コレクタ領域
- 8 エビタキシャル領域
- 7 マスク変化膜
- 8、80 タングステン標
- 9 シリコン窓化業 10 BPSG膜
- 3 1 n* 型ベース領域
- 12 p** 夢ベース部域
- 13 マスク酸化膜
- 1.4 p* 整エミッタ領域
- 15 n 空エミッタ像域
- 16 タングステンプラグ

[8]1]

[版2]



[25]



フロントページの続き

(51) Int. Cl. ⁶ H O 1 L 21/321 29/73 凝別記号 广内整理番号

F1 技術表示條所